Tài liệu Thư viện số

Danh mục TaiLieu.VN

» Từ khóa: bit level arithmetic architectures

Kết quả 1-1 trong khoảng 1

Lecture VLSI Digital signal processing systems: Chapter 13 - Keshab K. Parhi

Chapter 13 - Bit level arithmetic architectures. This chapter includes content: Parallel multipliers, parallel multiplication with sign extension, baugh-wooley multipliers, parallel multipliers with modified booth recoding, interleaved floor-plan and bit-plane-based digital filters, design of bit-serial multipliers using systolic mappings,...

38 p actvn 26/03/2017 354 2

Từ khóa: VLSI Digital signal processing systems, Digital signal, Digital signal processing, DSP systems, Bit level arithmetic architectures, Parallel multipliers

Đăng nhập

Hướng dẫn khai thác thư viện số

Bộ sưu tập nổi bật

Bộ sưu tập Mật mã - An toàn thông tin

10 22718
Bộ sưu tập Kỹ thuật viễn thông

11 17061
Bộ sưu tập Lý luận chính trị

12 24239
Bộ sưu tập Kỹ thuật lập trình

10 22122
Bộ sưu tập Tài liệu học tiếng Anh

14 84733

Học viện Kỹ thuật Mật Mã

141 đường Chiến Thắng - Tân Triều - Thanh Trì - Hà Nội
ĐT : 024.38544244 – 024.38543024 – 024.385520251

Phát triển bởi Thư viện số