• Bài giảng Hệ thống báo hiệu - Chương 3: Báo hiệu kênh chung (tt)

    Bài giảng Hệ thống báo hiệu - Chương 3: Báo hiệu kênh chung (tt)

    Chương này gồm có các nội dung chính như: Báo hiệu kênh chung, mô hình OSI, mô hình báo hiệu kênh chung, các khối chức năng, phần chuyển giao bản tin MTP, các loại đơn vị bản tin,...và các nội dung liên quan khác. Mời các bạn cùng tham khảo.

     55 p actvn 26/03/2017 0 0

  • Bài giảng Hệ thống báo hiệu - Chương 3: Báo hiệu kênh chung

    Bài giảng Hệ thống báo hiệu - Chương 3: Báo hiệu kênh chung

    Trong chương này chúng ta sẽ tìm hiểu một số kiến thức cơ bản về báo hiệu kênh chung như: Báo hiệu kênh chung là gì, ưu nhược điểm của báo hiệu kênh chung, báo hiệu kênh chung số 7. Mời các bạn cùng tham khảo để biết thêm nội dung chi tiết.

     18 p actvn 26/03/2017 0 0

  • Bài giảng Hệ thống báo hiệu - Chương 2: Báo hiệu thanh ghi

    Bài giảng Hệ thống báo hiệu - Chương 2: Báo hiệu thanh ghi

    Chương này tập trung giới thiệu về báo hiệu thanh ghi. Thông qua chương này người học sẽ biết được báo hiệu thanh ghi là gì, các tín hiệu nhóm I, các tín hiệu hướng đi nhóm I, các tín hiệu nhóm II, các tín hiệu nhóm A,... Mời các bạn cùng tham khảo.

     18 p actvn 26/03/2017 1 0

  • Bài giảng Hệ thống báo hiệu - Chương 2: Báo hiệu kênh riêng

    Bài giảng Hệ thống báo hiệu - Chương 2: Báo hiệu kênh riêng

    Chương này trình bày một số nội dung cơ bản liên quan đến báo hiệu kênh riêng. Các nội dung cụ thể được trình bày trong chương này gồm có: Một số loại báo hiệu, phân loại báo hiệu, báo hiệu đường dây, báo hiệu thanh ghi. Mời các bạn cùng tham khảo.

     20 p actvn 26/03/2017 0 0

  • Lecture VLSI Digital signal processing systems: Chapter 1, 2 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 1, 2 - Keshab K. Parhi

    Chapter 1, 2 introduction to DSP Systems and iteration bound. The main contents of this chapter include all of the following: Typical DSP programs, loop bound, iteration bound.

     25 p actvn 26/03/2017 0 0

  • Lecture VLSI Digital signal processing systems: Chapter 5 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 5 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems - Chapter 5 discuss the unfolding. The main contents of this chapter include: Algorithm for unfolding, applications of unfolding, sample period reduction, parallel processing,... Inviting you refer.

     13 p actvn 26/03/2017 0 0

  • Lecture VLSI Digital signal processing systems: Chapter 3 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 3 - Keshab K. Parhi

    In this chapter discuss the pipelining and parallel processing. The main contents of this chapter include all of the following: Pipelining of FIR digital filters, parallel processing, pipelining and parallel processing for low power.

     32 p actvn 26/03/2017 0 0

  • Lecture VLSI Digital signal processing systems: Chapter 4 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 4 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems - Chapter 4 introduce the retiming. The main contents of this chapter include: Retiming formulation, properties of retiming, cutset retiming,...and another content.

     12 p actvn 26/03/2017 0 0

  • Lecture VLSI Digital signal processing systems: Chapter 6 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 6 - Keshab K. Parhi

    Folding is a technique to reduce the silicon area by timemultiplexing many algorithm operations into single functional units (such as adders and multipliers). Chapter 6 will discuss the folding, inviting you refer.

     17 p actvn 26/03/2017 1 0

  • Lecture VLSI Digital signal processing systems: Chapter 7 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 7 - Keshab K. Parhi

    Systolic architectures are designed by using linear mapping techniques on regular dependence graphs (DG). Systolic architectures have a space-time representation where each node is mapped to a certain processing element (PE) and is scheduled at a particular time instance. Chapter 7 will discuss the systolic architecture design, inviting you refer.

     27 p actvn 26/03/2017 1 0

  • Lecture VLSI Digital signal processing systems: Chapter 9 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 9 - Keshab K. Parhi

    Strength reduction leads to a reduction in hardware complexity by exploiting substructure sharing and leads to less silicon area or power consumption in a VLSI ASIC implementation or less iteration period in a programmable DSP implementation. Strength reduction enables design of parallel FIR filters with a lessthan-linear increase in hardware.

     50 p actvn 26/03/2017 0 0

  • Lecture VLSI Digital signal processing systems: Chapter 8 - Keshab K. Parhi

    Lecture VLSI Digital signal processing systems: Chapter 8 - Keshab K. Parhi

    The main contents of this chapter include all of the following: Cook-toom algorithm and modified cook-toom algorithm, winograd algorithm and modified winograd algorithm, iterated convolution, cyclic convolution, design of fast convolution algorithm by inspection.

     50 p actvn 26/03/2017 0 0

Hướng dẫn khai thác thư viện số